Bp 87 en
Author: Tomáš Novák
Aplikace digitálního zpracování signálu má v dne¹ní dobì velký význam. Pou¾ití bì¾- ných procesorù k provádìní výpoètù není v¾dy vhodné vzhledem k tomu, ¾e pracují pouze sekvenènì. Paralelismus dosa¾itelný pomocí signálových procesorù je také malý, a tak se jako vynikající prostøedek pro zrychlení výpoètù zdají být programovatelná hradlová pole FPGA spolu s optimálním èasovým rozvrhováním. Následující práce se zamìøuje na popis struktury VHDL kódu slou¾ícího k popisu hardwarové struktury, která zaji¹»uje vykonávání DSP algoritmu. Dále se zabývá automatick ým generováním tohoto VHDL kódu z daného optimálního èasového rozvrhu. Automatick ý generátor je souèástí nástroje ACGM (Automatic Code Generator for Matlab), který se zabývá rozvrhováním algoritmù pro FPGA architektury s pipelinovanými aritmetick ými jednotkami.