Diz 31 cz

Z DCEwiki
Přejít na: navigace, hledání

Metody implementace LD-RLS se směrovým zapomínáním pro vestavné systémy na jediném čipu[editovat]

Autor: Roman Bartosinski

Disertační práce 2011

Stáhnout práci v PDF

V práci je diskutována implementaci algoritmu rekurzivních nejmenších čtverců (RLS) za použití LDU rozkladu kovarianční matice a směrového zapomínání (DF LD-RLS). Dnešní realizace adaptivních algoritmů ve vestavných systémech většinou používá algoritmy LMS (least mean square) pro jejich jednoduchost a malou výpočetní náročnost, které vedou k většímu výkonu. RLS algoritmy nejsou tak často používány pro jejich větší složitost. LD-RLS algoritmy mohou být zajímavé pro řídicí aplikace v systémech s lineárními modely, kde mohou identifikovat parametry neznámého systému nebo sledovat časově proměnné parametry. Odhadované parametry jsou totiž součástí řešení LD-RLS algoritmů. Další výhodou těchto algoritmů je možnost použití apriorní informace o systému a jeho parametrech. Metoda směrového zapomínání, alternativa k exponenciálnímu zapomínání, která byla odvozena před 25 lety je celkově opomíjena v současných implementacích RLS algoritmů. Je to nejspíše díky její větší výpočetní náročnosti a to i přesto, že umožňuje větší robustnost identifikace při špatně vybuzeném systému. V práci je diskutována možná implementace algoritmů EF LD-RLS a DF LD-RLS na architektuře systolického pole pro demonstraci velké datové závislosti v algoritmech LD-RLS. Druhá architektura, použitá pro implementaci LD-RLS algoritmů, je založena na platformě UTIA DSP, která byla vyvinuta nedávno v oddělení Zpracování Signálů v ÚTIA AV ČR. Platforma je navržena jako vysoce konfigurovatelný hardwarový akcelerátor pro systémy na jediném čipu v FPGA. Tato práce je zaměřena na rozšíření UTIA DSP platformy o vlastnosti potřebné pro implementaci LD-RLS algoritmů. Dále se zabývá vylepšením postupu implementace pro tuto platformu. Součástí toho byl vyvinut automatický generátor kódu pro platformu z algoritmu popsaného v prostředí Matlab, což zrychluje vývojový proces implementace. Práce je uzavřena porovnáním implementace algoritmů LD-RLS v hardwaru a v softwaru.


Diz 2011 bartosinski roman.pdf
Diz 31 trpisovsky tomas.pdf
Diz 31 vaclavek pavel.pdf
Diz 31 vrba radimir.pdf