FPGA

Obsah

1. Zadání
2. Nápověda
2.1.
3. Doplňující materiály

Poslední změna: čtvrtek 11. prosince 2008

1. Zadání

  1. Volba a vytvoření IP modulu v Core Generátoru (každý jiný, podle své volby)

  2. Práce na individuální modifikaci SW i HW vzorového designu FPGA Testeru IP s PicoBlaze jádrem pro ověření korektní funkce Vašeho IP na FPGA.

  3. Překlad a ověření v Simulátoru procesoru

  4. Předvedení Vaší verze Testeru IP s PicoBlaze, včetně ověření korektní funkce Vašeho IP na FPGA

2. Nápověda

  1. Překlad z asm do vhdl

    Nastavte prostředí

    . env_xilinx

    Příklad překladu io_test.psm

    picoasm -i io_test.psm -t ROM_form.vhd

  2. Simulátor procesoru Picoblaze - kpicosim

    Je možné kpicosim spustit z nabídky K->k335-app->kpicoasm

  3. ISE

    ISE je možné spustit z nabídky K->k335-app->Xilin ISE

    Nastavení cílového FPGA při vytváření projektu:

    • Family: virtex2

    • Device: xc2v1000

    • Package: fg456

    • Speed: -4

    • Prefered Language: VHDL

  4. Core Generator

    Generátor je možné spustit z nabídky K->k335-app->Core Generator

  5. minicom

    Doporučujeme používat minicom jako terminál pro příjem/vysílání dat po sériové lince s následovným nastavením:

    • 3800, 8N1 , No flow-control

    • zapnout Add linefeed (skratka ctrl+A A)

  6. Tabulka 1.

     FPGAPicoSim
    rx_data_present0410
    rx_half_full0804
    rx_full1008


3. Doplňující materiály

Příklady jsou připraveny pro testování na FPGA Xilinx Virtex2, konkrétně se jedná o desky Virtex-II V2MB1000 s obvodem Xilinx Virtex II XC2V1000-4FG456C.

Všechny připomínky k předmětu, obsahu stránek, objevené chyby v ukázkových programech apod. adresujte na autory: