Mikroprocesorové systémy

Úvod, organizace předmětu.

Procesory a mikrokontroléry Motorola 68000, 683xx a ColdFire - Slajdy

<http://dce.felk.cvut.cz/pos/slides/pos_m68k.pdf>

Úvod k mikrokontrulérům, architektura Motorola 68000 a GNU nástroje

<http://cmp.felk.cvut.cz/~pisa/m683xx/m.pdf>

Krátký úvod do jazyka C

<http://dce.felk.cvut.cz/pos/slides/pos_jazyk_c_intro.pdf>

Další literatura k předmětům POS a NMS

<http://dce.felk.cvut.cz/pos>, <http://dce.felk.cvut.cz/nms>

Vývojové nástroje a jejich vazba na mikrokontroléry

<http://dce.felk.cvut.cz/msy/files/presentations/developmenttools.pdf>

Od holého HW k využití operačních systémů a RT-exekutiv

<http://dce.felk.cvut.cz/msy/files/presentations/osusemotivation.pdf>

Seznámení s RT-exekutivou RTEMS

<http://dce.felk.cvut.cz/nms/files/presentations/nms_rtems_intro.pdf>

PicoBlaze procesor pro Xilinx FPGA, architektura, přerušení, SW pro překlad ASM

<http://dce.felk.cvut.cz/msy/files/presentations/P9_2007pi.pdf>

Úvod do Xilinx ISE prostředí pro návrh FPGA obvodů pomocí VHDL.

Vysvětlení postupu HW návrhu na příkladu propojení PicoBlaze jádra s FPGA IO a na příkladu HW přerušení. ASM a C kód.

<http://dce.felk.cvut.cz/msy/files/presentations/P10_2007.pdf>

Vzorový HW design s PicoBlaze jádrem a RS232 sériovým rozhranním.

Zadání 3. úlohy (30 bodů). Úlohou je upravit HW i SW IP Testeru a ověřit na něm funkčnost Vámi zvoleného IP modulu.

<http://dce.felk.cvut.cz/msy/files/presentations/P12_2007.pdf>

Vysvětlení tvorby vlastních IP modulů v Core Generátoru.

Vysvětlení případných dotazů k návrhu FPGA testeru vlastního IP (Intelectual Property).

<http://dce.felk.cvut.cz/msy/files/presentations/P13_2008.pdf>

32bitový procesor MicroBlaze. Ukázka kompletního návrhu.