Dp 217 cz

Master Profibus DP v FPGA

Autor: Krikl Pavel

Diplomové práce 2006

Stáhnout práci v PDF

Diplomová práce „Master Profibus DP v FPGA“ približuje problematiku návrhu desky plošných spoju pro standard PC/104, výroby a oživení periferie pro PC/104. Déle se zabývá programováním cipu CPLD (Complex Programmable Logic Device) a FPGA (Field Programmable Gate Arrays) firmy Xilinx (jmenovite XC2S300E a XC95144XL) v jazyce VHDL (Very High Speed Integrated Circuits Hardware Description Language). Zejména však približuje strukturu FDL (Field-bus Data Link Layer) vrstvy prumyslové síte Profibus DP (Distributed Peripherals) a její návrh její realizace pro FPGA v jazyce VHDL.

• Krikl Pavel, tel: +420732977292, mailto:p.krikl@seznam.cz